Altera和Xilinx等PLD供應商推出了用于可編程邏輯器件的處理器內(nèi)核，這是PLD發(fā)展的里程碑。由此可以看出，這些公司決定進入低端嵌入控制市場和SOC應用市場。據(jù)業(yè)內(nèi)分析家預測，如果PLD供應商能夠兌現(xiàn)他們的承諾，并且能在當今大部分系統(tǒng)級設(shè)計領(lǐng)域占有一席之地，那么這個市場將會有500億美元之大。

“迄今為止，設(shè)計人員遵循著兩種設(shè)計方法。”Altera系統(tǒng)解決方案高級總監(jiān)Bryan Hoyer說，“在低檔批量市場，他們采用板級系統(tǒng)設(shè)計方法，即買一些元件級的處理器和IP塊，然后把他們‘鉚’在玻璃纖維上，最后再給他們編代碼，通常采用PLD增值；另一種就是SOC設(shè)計方法，即你選擇一個ASIC供應商，并將他的IP庫拿到手，然后加上你自己的硬件，經(jīng)過一個很長的設(shè)計周期之后才能制造出最后的ASIC。”

雖然設(shè)計靈活性有可能在嵌入應用中變得日趨重要，但是基于處理器的可編程芯片的解決方案并不是的選擇。在去年，ASIC制造商就已經(jīng)開始探索在標準邏輯單元中增加可編程邏輯塊。LSI邏輯公司宣布了個具有嵌入可編程邏輯能力的G12處理器，它采用0.18微米制造工藝和Adaptive Silicon公司的特許技術(shù)。朗訊微電子集團已經(jīng)將Chip Express的激光編程門陣列集成到它的ASIC產(chǎn)品線中。

針對OEM廠商所關(guān)心的SOC開發(fā)時間過長和成本過高問題，Actel是解決這一市場問題的FPGA供應商。該公司計劃于今年底推出它的個嵌入式產(chǎn)品。同時，Actel計劃提供這項技術(shù)、相關(guān)產(chǎn)品、設(shè)計工具和方法，并與主要的ASIC制造商結(jié)成伙伴關(guān)系，推出一系列嵌入式FPGA的解決方案。“假如一個PLD供應商準備提供一種SOC解決方案，你不得不問他們系統(tǒng)技術(shù)來自何處。”Actel新嵌入式FPGA部門經(jīng)理Yankin Tanurhan說，“僅提供一個平臺還不夠，還要附帶一些應用。”Actel創(chuàng)建了一個新的組織，其任務就是為嵌入應用獲取關(guān)鍵技術(shù)和組成戰(zhàn)略聯(lián)盟。

“總有一天，ASIC供應商必須提供具有某種可配置能力的產(chǎn)品。” Tanurhan說，“我們所做的就是賦予ASSP設(shè)計人員一種的能力：可重配置。”

盡管的ASIC設(shè)計公司付出了努力，但目前基于標準單元的嵌入式FPGA市場仍然微不足道。InSearch研究公司的總裁Jerry Worchel估計，今年供應商大約只能售出價值1,070萬美元的嵌入式FPGA。不過Worchel說：“這是一個非常年輕的市場，市場潛力可觀。到2004年，標準單元的嵌入式FPGA市場大約上升到12億美元。Actel是進入這一市場的純FPGA供應商。”

直線上升的ASIC開發(fā)成本推動著這一市場增長。“在0.1微米制造工藝中，每一個掩膜費用大約在100萬美元和115美元之間。如果是0.7微米，費用大概在400萬美元。” Tanurhan說，“在這樣的成本下，你需要問自己銷售多少才能賺回來。”對設(shè)計人員來說，一個解決方案就是通過可重配置使產(chǎn)品面向更廣泛的應用。這種解決方案在電信市場找到了用武之地，因為電信市場一向以標準變化快而著稱。從必須支持多種格式的打印機到支持各種標準的無線接口，這種可配置性能都能找到用武之地。同時，集成可配置能力也能幫助SOC設(shè)計人員應付上市時間的壓力。因為可配置產(chǎn)品象面包板一樣可以更改和調(diào)試它們的設(shè)計。“將功能用軟件實現(xiàn)，其中一個優(yōu)點是你可以不斷更新它，直到最后出貨。” Tanurhan說，“這種優(yōu)點是無法用硬件實現(xiàn)的。”

作為其嵌入業(yè)務關(guān)鍵的一部分，Actel于今年6月宣布收購Prosys技術(shù)公司。這家公司已經(jīng)開發(fā)出多種商用FPGA IP內(nèi)核。Tanurhan說：“與市面上的標準產(chǎn)品相比，它們的密度相當大，是專為嵌入應用而開發(fā)的。”Actel將利用公司基于FPGA內(nèi)核的重配置SRAM技術(shù)開發(fā)密度在5,000到35,000門之間的類似ASIC的邏輯塊。工具支持是這一市場的主要障礙。而在Actel收購ProSys時，它有支持Prosys器件的一套軟件工具，并遵從與ASIC類似的設(shè)計方法及將內(nèi)核集成到標準單元中的設(shè)計流程。

Alctel的另一個關(guān)鍵策略是決定購買Gatrfield公司的股份。后者開發(fā)類似ASIC的基于FPGA的Flash技術(shù)，兩家公司一直保持長期的關(guān)系。Gatefields的ProASIC產(chǎn)品具有新穎的可重復編程性能以及高效率的微細顆粒結(jié)構(gòu)，其門數(shù)和成本均優(yōu)于傳統(tǒng)的基于SRAM的FPGA。InSearch研究公司估計，超過半數(shù)的嵌入FPGA市場將最終使用Flash技術(shù)。Actel已經(jīng)開始這方面的工作，將Flash核嵌入到下一代CMOS工藝中。

為了支持更高性能的設(shè)計，Xilinx和Altera已經(jīng)與的處理器內(nèi)核供應商達成了新的交易。Altera從ARM和MIPS公司獲得了RISC處理器內(nèi)核的使用許可證，與ARM的交易涉及ARM9 thumb內(nèi)核，與MIPS的交易涉及MIPS32 4K處理器。“這樣一來，如果客戶需要大于50mips的性能，我們有兩個高達200mips的許可內(nèi)核供他們選擇。”Hoyer說。Altera還宣布與摩托羅拉半導體產(chǎn)品部談判有關(guān)PowerPC內(nèi)核的許可證問題。

在7月底，Xilinx與IBM達成協(xié)議，將PowerPC內(nèi)核嵌入到它的Virtex-II FPGA中。該協(xié)議包括IBM的CoreConnect總線結(jié)構(gòu)，這是一種SOC設(shè)計中能夠?qū)崿F(xiàn)IP通信的片上總線結(jié)構(gòu)。作為協(xié)議的一部分，Xilinx可以采用IBM*的0.13微米工藝設(shè)計基于PowerPC的產(chǎn)品。

Xilinx的執(zhí)行官說，他們優(yōu)先在網(wǎng)絡(luò)和通信應用采用PowerPC。Dataquest公司的分析人員表示，在過去兩年中，采用powerPC的嵌入應用增加了80%，特別是路由器、交換機和蜂窩基站的應用。“它對那些需要時鐘速率和對PowerPC指令集有極大興趣的工程師更有吸引力。” Xilinx的Bowlby說，“有很多人在從事網(wǎng)絡(luò)設(shè)備的設(shè)計工作。”

PLD供應商想用高性能的方案從現(xiàn)有的ASIC市場爭取到更多的客戶。他們指出,從那些為高成本而頭疼的ASIC系統(tǒng)開發(fā)人員中可以看到這種需求。“我們已經(jīng)聽到人們說他們一直想尋求這樣的解決方案:既具有ARM或MIPS內(nèi)核的高性能又可在不需要ASIC的情況下就能達到很高的集成度。”Hoyer說。

ASIC產(chǎn)品開始嵌入可編程功能

，要在競爭激烈的嵌入控制市場獲得成功，成本起關(guān)鍵的作用。例如，Altera正將Nios瞄準從8位一直到32位低端領(lǐng)域的嵌入控制應用。Altera的執(zhí)行官指出，50mips的32位Nios只占20K100PLD門數(shù)的25%，批量成本大約只有5美元。“我們在32位的低端市場具有競爭力。由于它們有很多外設(shè)功能而價格與16位產(chǎn)品相當，因此，我們不僅具有成本優(yōu)勢，而且能提供更靈活的解決方案。”Hoyer說。但是，在8位低端市場，可編程解決方案還有很艱難的路要走。

如今的關(guān)鍵問題是PLD供應商能否快速地把外設(shè)、工具、設(shè)計支持等嵌入市場所需要的東西帶到網(wǎng)上。“宣布有處理器內(nèi)核對供應商來說是件很容易的事。”Hoyer說，“但是這并不意味著你具有嵌入處理器解決方案。”由于Nios對市場來說是全新的，因此，Altera準備發(fā)布具有基本外設(shè)支持的處理器，這些基本外設(shè)包括計數(shù)器/時鐘、UART、并行I/O、SRAM和外部Flash存儲器接口。“我們計劃擴展一些的功能，如SPI和I2C接口，從而能夠直接訪問A/D或D/A等獨立的芯片。”Hoyer說，“隨后我們將推出提供靜態(tài)的SDRAM控制器，以訪問主要的存儲器和以太網(wǎng)MAC。”

而作為一個現(xiàn)成的結(jié)構(gòu)，ARC則已經(jīng)具有范圍廣泛的支持功能和RTOS支持。“與ARC聯(lián)盟的好處之一就是作為處理器內(nèi)核供應商，它能確保整套工具的正常工作。”Xilinx的Nbowlby說。

同時，兩家供應商都聲稱自己能為加速客戶基于處理器可編程設(shè)計提供服務。Altera針對它的新型處理器和開發(fā)工具在范圍內(nèi)提供免費服務。Xilinx設(shè)立了一個經(jīng)過ARC認證的設(shè)計中心網(wǎng)絡(luò)，以幫組客戶在Xilinx的器件上設(shè)計基于ARC的內(nèi)核。ARC和Xilinx設(shè)計中心提供優(yōu)化的網(wǎng)表，以實現(xiàn)ARC處理器的預配置。

RISC內(nèi)核帶來更高性能

飛速增長的FPGA密度，打開了系統(tǒng)級可編程芯片市場的大門。幾年前，當幾百萬門的FPGA還是一個夢時，的PLD供應商就開始了競賽，將密度推向的水平。同時，他們也發(fā)現(xiàn)這一市場前景廣闊。今年早些時候，Altera開始采用0.18微米制造工藝，使其EP20K1500E器件達到具有240萬系統(tǒng)門的性能標準。Xilinx也不甘落后，在今年6月底宣布為它的Virtex-E系列增加3百萬門的XCV3200E器件。

盡管這兩家制造商衡量密度的方法不同，但在高密度FPGA是否有市場需求這一問題上大家沒有分歧。在網(wǎng)絡(luò)應用的推動下，以Xilinx為例，今年第三季度的銷售收入約為350萬美元，高密度產(chǎn)品就占到100萬美元以上。

正當PLD供應商熱衷推出大型新器件的同時，一度讓人困惑的系統(tǒng)級可編程芯片的處理器內(nèi)核又提升到議事日程。在這一新興市場，Altera和Xilinx都推行“兩條腿”走路的策略,考慮到低端市場的成本和上市時間，供應商通過提供軟內(nèi)核，將重點放在盡量提高設(shè)計靈活性上。

Altera今年7月所宣布的Nios內(nèi)核是其Excalibur嵌入處理器解決方案的關(guān)鍵。它是由Altera自主開發(fā)的基于RISC的可配置軟內(nèi)核，具有16位的指令集和16/32位的數(shù)據(jù)通道。Hoyer說：“客戶最偏愛靈活的解決方案。對于Nios,你可以重新配置它，改變它的數(shù)據(jù)通道，甚至可以使一個器件具有多個處理器。”該嵌入式處理器可達到50mips，大約占用1,000個邏輯單元，約占APEX EP20K200E器件總門數(shù)的12%和APEX EP20K1500E器件總門數(shù)的2%。

今年6月，Xilinx宣布與ARC Cores公司結(jié)成戰(zhàn)略伙伴關(guān)系，以優(yōu)化Virtex和Spartan-II FPGA所使用的32位可配置處理器ARC。ARC結(jié)構(gòu)允許用戶改變處理器的總線和指令，以及換用其它優(yōu)化設(shè)計的方法（見圖P62）。Xilinx內(nèi)核聯(lián)盟項目經(jīng)理Mark Bowlby說：“這一結(jié)構(gòu)的可愛之處就是在同樣的時鐘速率下能干更多的活。”不同于傳統(tǒng)的硬RISC處理器，ARC處理器允許設(shè)計人員重新配置它的指令集以適應不同的應用。例如，一個OEM廠商用這種處理器為基于GSM的無線系統(tǒng)構(gòu)建語音編碼器。一般而言，要實現(xiàn)這種編碼算法，固定指令集的處理器最少要有115MHz的時鐘速率才能滿足GSM標準。針對這一算法通過特殊指令對ARC內(nèi)核進行重新配置，設(shè)計人員在12MHz的時鐘速率下就能達到同樣的效果。“我們所做的這些最基礎(chǔ)的事情就是為了讓設(shè)計人員創(chuàng)造新的擴展應用。因此，無論你采用何種C代碼，只需點一下鼠標，你就能創(chuàng)造硬件編碼的指令，運行速度更快。”ARC得產(chǎn)品經(jīng)理Emmanuel Benzaquen說。

Altera公司的Nios所采用的方法與前者大相徑庭。采用MegaWizard平臺，設(shè)計人員通過選擇不同的存儲器寬度、速度和外設(shè)類型，可以在處理器上配置存儲器和外設(shè)。此外，設(shè)計人員可以在芯片增加常規(guī)的映射存儲器外設(shè)，將可讀/寫的器件映射到處理器的寄存器文檔中，或者直接將新的功能塊添加到處理器的ALU中。但是指令集固定不變。 “我們相信許多客戶不是處理器專家，而是系統(tǒng)大師。”Hoyer說，“你可以配置Nios內(nèi)核來解決一些性能和面積之間的矛盾，例如決定你是否需要一個柱式移位器。但是，如果你為了擴展系統(tǒng)的威力而必須構(gòu)建支撐它的硬件外設(shè)的話，工具仍可保持連續(xù)性并且更加貼近傳統(tǒng)的板級系統(tǒng)。”

嵌入PLD器件瞄準低端市場

Altera和Xilinx推出了一種界于以上兩種設(shè)計方法之間的，基于可編程處理器的解決方案。Hoyer說：“它象板級解決方案一樣可以加快上市時間，因為設(shè)計人員能從分銷商那里買到現(xiàn)成的器件。另外，它也象SOC解決方案一樣具有高度集成能力，同時又能借助的MPU內(nèi)核。”

如今PLD供應商仍在為高低端應用不斷提供軟硬處理器內(nèi)核。硬處理器內(nèi)核將使系統(tǒng)級可編程芯片的處理能力達到200mips。新出現(xiàn)的嵌入式可編程模塊可使設(shè)計人員設(shè)計可修改的ASIC，這適合不同標準和制式相互競爭的市場。這些核的出現(xiàn)將為系統(tǒng)級可編程芯片在低端嵌入應用市場鋪平道路。估計光這一市場就可達到每年十幾億美元的規(guī)模。

可配置的PLD處理器內(nèi)核

 南京拓微+TP4054