RTC的主要作用是提供準(zhǔn)確的時間基準(zhǔn)，計時不準(zhǔn)的RTC將失去其意義。

目前，部分芯片內(nèi)部已集成RTC，實際測試中在電池供電6小時環(huán)境下芯片內(nèi)部RTC的偏差大約在1-2分鐘。因此，若對RTC實時時鐘有更高的要求則需優(yōu)先考慮外擴RTC，同時要求時鐘精度更高的RTC，比如PCF8563。

（圖一）

RTC設(shè)計電路簡約而不簡單，時鐘芯片的選擇、晶振的選擇、電路設(shè)計、器件放置、阻抗控制、PCB走線規(guī)范均會影響RTC的時間基準(zhǔn)的穩(wěn)定性。圖1為RTC芯片PCF8563電路設(shè)計。

晶振外接電容的選擇，如圖二所示：

（圖二）

負載電容：

Cload= [ (Ca*Cb)/(Ca+Cb) ]+Cstray

其中Ca、Cb為接在晶振兩引腳到地的外接電容，又叫對地電容，Cstray為晶振引腳至芯片管腳的走線電容（即雜散電容總和），一般Cstray的典型值取4~6pF之間。

如要滿足晶振12.5pF負載電容的要求：

Cload= [ (15*15)/(15+15) ]+5=12.5pF

由于RTC的晶振輸入電路具有很高的輸入阻抗，因此它與晶振的連線猶如一個天線，很容易耦合系統(tǒng)其余電路的高頻干擾。而干擾信號被耦合到晶振引腳導(dǎo)致時鐘數(shù)的增加或者減少，考慮到線路板上大多數(shù)信號的頻率高于32.768kHz，所以通常會發(fā)生額外的時鐘脈沖計數(shù)，因此晶振應(yīng)盡可能靠近OSC1和OSC2引腳放置，同時晶振、OSC1和OSC2的引腳布成地平面。

如圖1所示，R56、R57為I2C總線上拉電阻，PCF8563中斷輸出及時鐘輸出均為開漏輸出，所以也需要外接上拉電阻，如圖1中的的R58、R59，若不使用這兩個信號，對應(yīng)的上拉電阻可以不用。

對于PCF8563芯片，需外接時鐘晶振32.768kHz(如圖1的X1)，推薦使用±20ppm或更穩(wěn)定的晶振。PCF8563典型應(yīng)用電路推薦使用15pF的晶振匹配電容，實際應(yīng)用時可以作相應(yīng)的調(diào)整，以使RTC獲得更高精度的時鐘源。一般晶振匹配電容在15pF～21pF之間調(diào)整(相對于±20ppm精度的32.768kHz晶振)，15pF電容時時鐘頻率略偏高，21pF電容時時鐘頻率略偏低。晶諾威科技建議選擇18pF的外接電容較為合適。但值得一提的是，基于電路板實際雜散電容的差異，也曾遇到外接電容取值為22pF時, 時鐘晶振32.768KHz輸出頻率最靠近中心頻率的現(xiàn)象。

RTC晶振32.768KHz精度調(diào)整方法

• 設(shè)置PCF8563時鐘輸出有效(CLKOUT)，輸出頻率為32.768KHz；

• 使用高精度頻率計測量CLKOUT輸出的頻率；

• 根據(jù)測出的頻率，對CB1、CB2、CB3作短接或斷開調(diào)整，頻率比32.768kHz偏高時，加大電容值，頻率比32.768KHz偏低時，減小電容值。

說明：

圖1中的C41、C42、C43的值在1pF～3pF之間，根據(jù)實際情況確定組合方式，以便于快速調(diào)整，推薦使用(3pF、3pF、3pF)、(1pF、2pF、3pF)、(2pF、3pF、4pF)。

注：

• 以上RTC芯片PCF8563規(guī)定所需32.768KHz晶振為無源晶振，其負載CL為12.5pF， 頻率精度為 ±20ppm。但也有芯片對32.768KHz晶振負載要求為6pF、7pF或9pF,請嚴格按照芯片指導(dǎo)說明選擇規(guī)格晶振。

• 圖中晶振規(guī)格為日本精工SC-32S無源貼片晶振32.768KHz，其替換料為愛普生FC-135。